

Esame di APC – prof. Mazzocca - Prova intercorso 2025- 2026

Si deve rispondere alla traccia numerando le risposte come riportato nel testo della prova.

La mancanza dello pseudocodice comporta che lo studente non potrà raggiungere la valutazione massima.

Un sistema è composto da 3 unità, A, B e C, tra loro collegate mediante due periferiche parallele che interconnettono A con B e A con C rispettivamente. Il sistema opera come descritto:


Fase 1. A riceve K messaggi di n caratteri da B e K da C con possibili sovrapposizioni

Fase 2. A riceve K messaggi in totale di N caratteri senza sovrapposizioni da B e da C ma deve essere garantito che A riceva almeno un messaggio da entrambi i nodi. Un nodo potrà inviare al massimo K-1 messaggi.

Si progettano e implementano l'unità A specificando:

- 1) **Risposta A1** - Architettura complessiva: rappresentazione grafica schematica dell'architettura complessiva del sistema, in termini dei componenti di ciascuna unità (CPU, memoria, bus, dispositivi) e delle relative interconnessioni, in cui siano evidenziati i principali collegamenti e le linee di interruzione previste.
- 2) **Risposta A2** - Protocolli: diagrammi temporali che rappresentino i principali protocolli di comunicazione utilizzati fra i dispositivi (ad es. i protocolli utilizzati per la scrittura e/o la lettura su/da periferica parallela).
- 3) **Risposta A3** - Mappa della memoria: rappresentazione grafica schematica del contenuto della memoria RAM e ROM con riferimento alle aree dati e codice del programma implementato e al vettore delle eccezioni (solo per la specifica unità richiesta).
- 4) **Risposta A4** - Descrizione di alto livello del programma implementato: descrizione mediante pseudocodice dei principali passi effettuati in ciascuno dei moduli software che compongono il programma (si richiede cioè un diagramma separato per il "main" e per ciascuna ISR prevista). In tale descrizione, lo studente deve specificare chiaramente le assunzioni fatte circa il comportamento delle periferiche, ad esempio legato alla gestione di possibili "conflitti" sull'accesso a dati globali e/o alla gestione di possibili "sovrapposizioni" di messaggi dovute alla diversa velocità di elaborazione dei dispositivi coinvolti.
- 5) **Risposta A5** - Implementazione: codice Assembly Motorola 68000 per il sistema progettato. Gli studenti sono invitati a inserire commenti nel codice almeno nelle parti salienti (ad esempio, nella configurazione delle periferiche e nell'utilizzo di variabili globali) per favorire una migliore leggibilità e comprensione dell'elaborato.

① ARCHITETTURA




② Pseudocodice

sys b

sys c

② PROTO COLLO



③ MAPPA MEMORIA DI A

\$ --- 06c	\$ 8700
\$ --- 070	\$ 8800
	⋮
\$ 2004	PRAB
\$ 2005	PERAB
\$ 2006	PRBD
\$ 2007	PERBB
\$ 2008	PRAE
\$ 2009	PERAE
\$ 200A	PRBE
\$ 200B	PERBE
	⋮
\$ 2000	AREL DATI
	⋮
\$ 2200	AREL MAIN
	⋮
\$ 8700	ISR-B
\$ 8800	ISR-C
	⋮
	AREL STACK
	AREL SUPERVISOR

\$ 9000
\$ 9200